1. 빅테크의 ASIC (Application-Specific Integrated Circuit) Value Chain

plain text
                  [1. 아키텍처 및 요구사항 정의]
            Google (TPU) / AWS (Trainium) / Meta (MTIA) / MS (Maia)
                                  │
                                  ▼
                  [2. 디자인 파트너 & EDA / IP 독점]
         Design House: Broadcom (AVGO), Marvell (MRVL)
         EDA / IP Tools: Synopsys (SNPS), Cadence (CDNS)
                                  │
                                  ▼
                  [3. 파운드리 & 최첨단 패키징 / HBM]
         Foundry / Packaging: TSMC (CoWoS 2.5D/3D)
         HBM Memory: SK하이닉스, 삼성전자, Micron
                                  │
                                  ▼
                  [4. 전·후공정 핵심 반도체 장비]
         Applied Materials (AMAT), ASML, Lam Research, KLA

빅테크가 Nvidia(엔비디아) GPU 독립을 표방하며 "칩을 직접 만든다"고 할 때, 실제로는 초기 아키텍처 및 워크로드 스펙만 정의하고 물리적 설계와 제조·패키징은 핵심 글로벌 파트너사에 외주(Outsourcing)하는 분업 체계를 따릅니다.

① 1단계: Architecture & Spec Definition (빅테크)

  • 주요 주체: Google, AWS, Meta, Microsoft
  • 역할: 자사의 거대 언어 모델(Large Language Model, LLM) 서비스 및 추론·학습 특성에 맞춘 연산 블록 구성, 메모리 대역폭 요구사항, 전력 소비 목표(TCO) 등 '기획 및 블록 다이어그램'만 직접 수립합니다.

② 2단계: Detailed Design & IP Integration (디자인 파트너 및 EDA)

  • 주요 주체: Broadcom (브로드컴, Broadcom), Marvell (마벨, Marvell), Synopsys (시놉시스, Synopsys), Cadence (케이던스, Cadence)
  • 역할: 빅테크의 기획안을 바탕으로 고속 데이터 송수신(SerDes), 메모리 컨트롤러 등 표준 IP를 이식하고, TSMC 등의 파운드리 공정에 적용 가능한 최종 실리콘 도면(GDSII) 형태로 완성합니다.
  • 핵심 가치: 파운드리 수율 확보, 물리적 레이아웃 최적화, 전력 관리 설계 등 실리콘 제작의 진입장벽을 담당합니다.

③ 3단계: Foundry & Advanced Packaging (파운드리 및 메모리)

  • 주요 주체: TSMC, SK하이닉스, 삼성전자, Micron
  • 역할: 완성된 도면을 바탕으로 3nm/2nm 등 최첨단 미세 공정 웨이퍼를 제조합니다. 이후 ASIC 연산 코어 주변에 HBM(High Bandwidth Memory)을 수평·수직으로 정밀 연결하는 CoWoS(Chip-on-Wafer-on-Substrate) 2.5D/3D 첨단 패키징을 수행합니다.

④ 4단계: Equipment & Material Supply (반도체 장비)

  • 주요 주체: Applied Materials (어플라이드 머티리얼즈, Applied Materials), ASML, Lam Research (램리서치, Lam Research), KLA
  • 역할: 파운드리 및 패키징 공정이 가동되도록 극자외선(Extreme Ultraviolet, EUV) 노광, 증착(Deposition), 식각(Etching), 수율 검사(Inspection) 등 첨단 장비를 공급합니다.

2. 공급사슬 단계별 핵심 기업 및 매핑

구분 주요 기업 (Ticker) 주요 역할 및 점유율 빅테크 ASIC 관련 핵심 파트너십
빅테크 (Captive) Google, AWS, Meta, MS ASIC 프로젝트 발주 및 자사 데이터센터 적용 Google TPU, AWS Trainium/Inferentia, Meta MTIA, MS Maia
디자인 파트너 Broadcom (AVGO) 하이퍼스케일러 Custom ASIC 시장 점유율 1위 (60% 이상) Google TPU 전 시리즈, Meta MTIA, OpenAI 커스텀 칩 파트너
디자인 파트너 Marvell (MRVL) AI ASIC 점유율 2위, CXL 및 광커넥트(Optical I/O) 전문 AWS Trainium 3, MS Maia 300 주요 설계 파트너
EDA / IP Synopsys (SNPS), Cadence (CDNS) 반도체 회로 설계 자동화 툴 및 표준 IP 독점 제공 모든 빅테크 및 디자인 하우스가 표준으로 사용
파운드리 / 패키징 TSMC (TSM) 최첨단 미세공정 및 CoWoS 어드밴스드 패키징 독점 빅테크 AI ASIC 웨이퍼 제조 및 HBM 패키징의 절대적 독점
HBM 메모리 SK하이닉스, 삼성전자, Micron ASIC 연산 효율을 높이는 고대역폭 메모리 공급 TSMC CoWoS 공정에 연동되어 ASIC 칩에 탑재
반도체 장비 Applied Materials (AMAT) 증착·이온주입 및 칩릿(Chiplet) 후공정 장비 세계 1위 ASIC 미세화 및 어드밴스드 패키징 설비 투자의 수혜
반도체 장비 ASML, Lam Research, KLA EUV 노광(ASML), 식각(Lam), 수율 검사(KLA) 독점 파운드리 업체의 공정 수율 및 선단 공정 유지에 필수

3. 포지션 구축 시 관전 포인트

  • Broadcom (AVGO)과 TSMC (TSM)의 구조적 위치: 빅테크가 Nvidia GPU 구매를 줄이고 인하우스 ASIC 비중을 늘릴수록 Broadcom(디자인 수수료 및 IP 마진)과 TSMC(웨이퍼 및 패키징 매출)의 파이는 유지되거나 증가합니다.
  • Nvidia (NVDA)에 대한 압박: 빅테크의 ASIC 전환은 엔비디아의 독점적 고마진 독주에 균열을 내는 요소로 작용합니다.
  • 장비주 (AMAT 등)의 중립성: 칩의 주도권이 GPU에서 ASIC으로 이동하더라도 물리적인 최첨단 데이터센터용 칩의 생산량과 첨단 패키징 수요는 계속 발생하므로, 장비업체는 칩 설계 주체 간의 싸움에서 비교적 중립적인 수혜를 얻는 위치입니다. (단, 빅테크 전체의 Capex 총액이 감축되는 구간에서는 장비주 역시 일시적 밸류에이션 조정을 받을 수 있습니다.)